GW真っ盛りです。今年やコロナ禍以前の2019年以来の海外旅行ラッシュ。しかし、円安で割高な海外旅行になっています。6月2日に中日文化センターで「今さら聞けない日本経済ファクトチェック」と題して経済講座を開講しますが、為替のみならず、半導体産業最前線の話も必須です。それに先立ち、今回のメルマガは半導体集積回路のことを整理しておきます。過去のメルマガ410号等で何回か取り上げていますが、改訂版です。
１．比較優位のウエハ工程
半導体物質を材料にして作られたトランジスタやIC（集積回路）のことを俗に「半導体」と呼ぶことがありますが、正確には半導体は物質（素材）のことです。
電気を通さないのは「不導体」、通すのは「導体」。通常は「不導体」ながら、ある状況下では「導体」になるのが「半導体」。その性質を利用してIC等が作られています。
「導体」の具体例は銀、銅、金、鉄、「半導体」は炭素、ゲルマニウム、シリコン、「不導体」はゴム、セラミックス、雲母。高校の物理・化学の授業のようで恐縮です。
以下、半導体ICのことを「チップ」と略称します。チップの製造工程を分解すると、第1はシリコンウエハを作るウエハ工程、第2はウエハ上にチップを作り込む前工程、第3はウエハからチップを切り出してパッケージ化する後工程、の3つに分かれます。
第1工程で作られるウエハはシリコン単結晶の薄い円盤状の基板のことです。このウエハ上にチップが作り込まれます。ウエハができるまでは5つのステップに分かれます。
ステップ1では原料となる珪石を採取します。珪石は地表岩石に約27％含まれる元素。つまりどこでも採取できますが、主に中国、ノルウェー等で産出。シリコン含有率が高い国、及び精錬時の電力コストの低い国が主産地になっています。
ステップ2では珪石を還元分解反応によって金属シリコンにします。具体的には、珪石（SiO2）を加熱してC（カーボン）を加え、酸素を引き離して（SiO2＋C＝Si＋CO2）シリコン（Si）を抽出し、純度98～99％のシリコン塊を製造します。還元分解反応には電気炉を使うため、電気代が高い国では製造されていません。
ステップ3ではシリコン塊をさらに高純度化し、純度は99.999999999％の多結晶シリコンを作ります。9が11並ぶので「イレブンナイン」と呼ばれる超高純度シリコンです。
ステップ4では多結晶シリコンを材料にして単結晶シリコンのインゴットを作ります。製法はチョクラルスキー（Czochralski）法（Cz法）、またはフローティングゾーン（Floating Zone）法（FZ法）に大別されますが、Cz法が主流です。
Cz法では多結晶シリコンを砕き、石英坩堝（るつぼ）に入れて加熱炉で溶解。溶けたシリコンに種結晶を接触させ、回転させながら引き上げて単結晶インゴットを作ります。
FZ法では、高周波電圧が流れるコイルで溶かし、種結晶を接触させつつ、コイルを上下に移動し、棒全体を単結晶化させます。
日銀時代に信越化学半導体工場を見学。「FZ法の方が高品質で、FZ法で製造できるのは日本とドイツの2社だけ」と説明を受けました。日独の比較優位構造は続いているようです。
ステップ5はシリコンウエハ切り出し。単結晶シリコンインゴットをスライス（切断）し、研削や研磨を行ってシリコンウエハを完成させ、チップメーカーへ出荷します。
ここまでが第1のウエハ工程です。第2はチップ製造の前工程。ウエハ（薄い円盤）を切り出し、表面に回路を焼き付けます。
第3はチップ製造の後工程。ウエハ上のチップを個々に切り出し、パッケージ化します。具体的には、ダイシング（切り出し）、マウント（基板にチップ固定）、ボンディング（チップとリード配線接続）、モールド（チップを樹脂等のケースに封止）、マーキング（実装・刻印・製品化）等のプロセスを経て作られます。
一連の工程における課題は清浄度。半導体はナノ単位で製造されるため、空気中のパーティクル（ゴミ）や不純物、汚染（英語のコンタミネーションを略してコンタミ）等は大敵。
人間はパーティクルやコンタミの発生源になるため、清浄化した製造室（クリーンルーム）に入る際にはエアシャワーを浴び、無塵服を着用。企業によっては化粧禁止や無塵服着用前の水シャワーを義務づけています。
クリーンルームの清浄度は「クラス1」。1立法フィート中に0.1μm以上の粒子1個程度。山の手線内に仁丹が1粒あるぐらいの清浄度を意味するそうです。
日本はかつてウエハ工程、前工程、後工程とも世界を席巻していましたが、今や昔の話。
余談ですが、ウエハはウエハスという焼菓子に由来。英語のwaferの語源はドイツ古語で「蜂の巣」を意味する単語。蜂の巣状の凹凸のある焼菓子がウエハスであり、回路を焼き付けたシリコン円盤がそれに似ていることからウエハと呼ばれるようになったそうです。
２．微細化限界の前工程
「前工程」についてもう少し詳しく整理します。チップ製造のメイン工程であり、クリーンルーム内で行われます。微細化と歩留りが重要なポイントです。
チップの回路図をウエハの上に作り込み、ウエハにイオン注入や熱処理等を施すことで回路を形成します。
前工程は3つのプロセスに分けられます。第1は素子形成。基板工程またはFEOL（Front End Of Line）とも呼ばれます。洗浄、成膜、フォトリソグラフィ、エッチング、イオン注入、ウエハ検査といった処置を繰り返して素子が形成され、ウエハ上にチップを形成。
第2は配線。BEOL（Back End Of Line）とも呼ばれます。FEOLで形成された回路を機能させるため、素子と素子をつなぐ配線を行います。金属加工が中心のため、メタライゼーション（メタライズ）とも言われます。ここでも洗浄、成膜、フォトリソグラフィ、エッチング、平坦化、ウエハ検査等の処置が繰り返されます。
第3はウエハの電気特性検査。これを終えてウエハが完成します。
前工程で駆使される要素技術は8つに整理できます。第1は洗浄。チップ製造においてウエハ上の塵や埃といったパーティクルや汚れは歩留り低下の原因になります。そのため、成膜等の各処置の前後には繰り返し洗浄が行われます。洗浄レベルが低いと逆にパーティクル等を付着させてしまうこともあります。洗浄で取り除くのはμm、nm単位の超微細な汚れです。目的に応じた薬液を使い分けて除去します。
洗浄方法は2つあり、ひとつは薬液や純水を使うウェット洗浄。もうひとつはオゾンや酸素ガスを使うドライ洗浄。洗浄方式としてはバッチ式（25枚や50枚単位で洗浄）と枚葉式（1枚単位で洗浄）があります。
第2は成膜。酸化膜や層間膜、配線等の様々な膜を形成します。成膜方法には4つあります。1つ目はスパッタリング法でスパッタと略されます。超高真空化でターゲット（堆積させたい膜の素）にアルゴン原子を高エネルギーでぶつけて弾き出されたターゲット構成原子をウエハ上に付着させて成膜します。
2つ目はCVD（Chemical Vapor Deposition、化学気相成長法）。膜の種類に応じた原料ガスを用い、化学反応を利用して成膜します。化学反応に必要なエネルギー供給の仕方によって熱CVDとプラズマCVDに分かれ、熱CVDはさらに大気圧で実施する常圧CVDと大気圧よりも低い減圧状態で実施する減圧CVDに分かれます。
3つ目は熱酸化。ウエハを高温の酸化炉に入れて酸素ガスによってシリコンと酸素を反応させ、シリコン酸化膜を成長させます。
4つ目はメッキ。配線材料に銅を利用する場合に必要不可欠な手法です。硫酸銅等（メッキ液）をウエハに浸漬させ、電解作用でウエハ表面に銅薄膜を析出させます。
第3はフォトリソグラフィ。前工程の最重要の要素技術です。回路パターンをウエハ上、または成膜した薄膜上に紫外線等で照射・露光して転写します。デジタルカメラ以前に使われていた銀塩カメラと同様の原理を利用しており、以下の4ステップで行われます。
ステップ1はレジスト塗布。スピンコータと呼ばれる装置でウエハ上にレジストを滴下し、ウエハを高速回転させて均一なレジスト薄膜を形成します。ステップ2はプリベーク。ウエハを加熱させることでレジスト内に残存する有機溶剤を揮発させて除去します。
ステップ3は露光。露光によってレジストに回路パターンを転写。最先端プロセスで使用されるEUV（極端紫外線露光）装置は1台数百億円もします。ステップ4は現像。レジストの露光された部分を現像液で溶かします。
第4はエッチング。フォトリソグラフィで形成した回路パターンに沿ってシリコンや薄膜材料に形状加工を施します。エッチング方法は2種類あり、必要な加工精度によって使い分けられます。
ひとつはドライエッチング。材料層に応じたガスをプラズマ化させて発生したイオンや電子と反応させて揮発性生成物を作り、形状加工。加工精度は高い一方、高コストです。
もうひとつはウェットエッチング。薬液を使って材料層を溶かして形状加工します。加工精度はドライエッチングに比べて低いものの、コストは抑制できます。
第5はイオン注入。イオン化させた不純物を電界加速してウエハ表面から注入します。ウエハに不純物を注入させることで電気的特性を変化させ、所期の機能を発揮させます。
上記の「不純物」は「シリコンとは異なる物質」という意味です。超高純度シリコンウエハの状態では電圧をかけても電流はほとんど流れません。不純物を注入することで、電流の担い手となる電子やホールを発生させ、電気が流れるようにします。
第6は熱処理。目的に応じてウエハに熱エネルギーを与えます。例えば、イオン注入によって壊れた結晶の回復や注入不純物を活性化させるために行います。
第7は平坦化。ウエハ表面の凹凸を平坦にします。ウエハ表面に凹凸ができると2つの問題が発生します。
ひとつは、フォトレジストを均一に塗布できないほか、露光時に焦点距離が変動して微細な回路パターンの転写ができなくなります。もうひとつは、配線形成時に被覆性が悪くなり、配線の断線が生じることです。これらの問題解決に使われるのがCMPです。
CMP（Chemical Mechanical Polishing）は日本語では化学機械研磨と言います。化学的な反応と機械的な力を合わせてウエハ表面を研磨することです。スラリーと呼ばれる研磨液を流しながらウエハの表面を研磨パッドで処理します。
第8はウエハ検査。各作業・処理の過程で実施される様々な検査です。成膜やエッチング残膜の厚さ測定、計画寸法通りかの測定、回路パターンの精度測定等々のほか、異物・欠陥検査、外観（傷や汚れ）検査、回路性能・製造プロセス評価等が行われます。
ウエハ電気特性検査はウエハ上に作り込まれたチップ1個単位で行います。チップに電極の針を当てて電気を流し、出力信号の精度を測定して良否判定を行います。不良判定されたチップにはインク打点され、一目で不良品と認識できるようにします。
３．主戦場の後工程
「後工程」は組立と検査のプロセスに分けられます。切り出されたチップをパッケージ化するまでが組立プロセス。パッケージ化されたIC（集積回路）やLSI（大規模集積回路）の最終チェックが検査プロセス。具体的には、以下の作業が後工程に含まれます。
組立プロセスの最初は、前工程で作られたウエハを個々のチップに四角く切り分ける「ダイシング」です。UV（紫外線）テープをウエハに貼り付け、テープとウエハをフレームに固定して切り分けます。
ダイシング方法は2つあり、ダイヤモンド砥粒が付いた円形刃を使うブレードダイシングとブレードの代わりにレーザーを使うレーザーダイシングです。ダイシングできたらUV光を照射し、UVテープの粘着力を落とし、テープを引き延ばして隣接チップ間の距離を取り、インクが打たれていない良品チップだけを取り出します。
次は「ボンディング」。リードフレームの中心にチップを載せるダイボンディング、リードとチップの電極を金ワイヤで接続（固定）するワイヤボンディングに分かれます。フレームはチップの端子部分となります。
その次は「モールディング」。チップの構造を保護するため、外部からの物理的な接触や汚染等を避けるためにエポキシ樹脂でチップ全体を封止します。黒い塊から足が出て、よく見るパッケージの姿になります。
さらに最終検査と続きます。チップの耐温・耐圧検査、品質検査、長寿命検査等を行います。実際の使用環境よりも厳しい条件で検査し、チップの品質を引き上げます。
後工程では、使用される装置や設備がチップの品質や性能を確保するうえで極めて重要です。以下、主な装置です。
ウエハ検査に用いる測定装置のプローブ（針）を正しい位置に固定する「プロービング装置」。測定装置に正しく固定できていない状態では検査数値が変わります。品質を正確に評価し、不良品を発見するにはプロービング装置の質の高さが重要です。
ウエハを切り分ける前に裏面を削り、極力厚みのない状態にする「バックグラインド装置」。チップとフレームを固定し、樹脂で固める際に、チップが薄ければ薄いほど効率が上がるからです。
ウエハからチップを切り出す「ダイシング装置」。1枚のウエハからより多くのチップを切り出すためにブレードの薄さが鍵です。上述のとおり、ブレードではなくレーザーを用いるダイシング装置もあります。
切り出したチップをパッケージに載せ、接着剤やワイヤで固定する「ダイボンディング装置」。この過程でズレが生じると、チップが正しく作動しません。フレームとチップを細い金線で結ぶのは「ワイヤボンディング装置」です。
チップとフレームをエポキシ樹脂で覆って保護する「モールディング装置」。この装置を使う段階でチップが完成します。
完成したチップに社名、型番、ロット番号等をレーザーで刻印する「マーキング装置」。刻印はチップを使用したデバイスに不具合が出た場合の追跡調査のために必須です。
チップを基板に実装するため、リード端子をフレームに作り込む「リードフォーミング装置」。リード端子が損傷すると動作不良が起きるため、リードフォーミング装置の精度は不良品率の高低に直結します。
チップ完成後に初期不良検査を実施する「バーンイン装置」。通常利用よりも高電圧・高温状態でチップを動作させ、正しく作動したものだけを流通させます。
チップの最終検査を担う「外観検査装置」。チップに異物や傷、ボンディングの不良がないかをチェックします。
チップの品質は装置の性能次第。半導体産業が「装置産業」と言われる所以です。装置の性能を高めることで、不良品率低下、製造時間短縮、メンテナンス性向上等、様々なメリットが生まれます。
近年、後工程の技術精度向上に注目が集まっています。従来はチップの微細度、密度を高めることが重視されていました。チップの性能に直結するからです。
米インテルの共同創業者ゴードン・ムーアは、チップの微細化が「18ヶ月で倍になる」とする「ムーアの法則」という経験則を示しました。以後、半導体産業は微細化を追求し続けてきました。
しかし、微細化も限界に近づいてきたため、積層化等が進められているほか、従来は裏方的存在であった後工程の重要性が増しています。
2023年では、IBMの2nmが世界最小。2027年にはサムスンやインテルが1.4nmを実現見込み。やがて原子サイズに達し、微細化は限界に直面します。
したがって、さらにチップ性能を高めるためには微細化以外の手段が主戦場になりつつあります。そのひとつが後工程（パッケージング）の技術力です。
差異化の鍵となる後工程は、日本が技術力で比較優位にある分野です。しかし、今後は他国の猛追必至。日本は比較優位を維持継続できるか正念場です。
半導体産業においては研究や開発の先行き展望指針に沿って高度化、発展が進んできました。ITRS（International Technology Roadmap for Semiconductors、国際半導体技術ロードマップ）委員会は半導体の専門家集団であり、同委員会が提示するITRSがその指針の役割を果たしてきました。
ITRS委員会は営利組織ではなく、半導体産業に関する将来の技術的課題を分析・予測し、それを克服して高度化を実現することが目的。日本からは電子情報技術産業協会（JEITA）の半導体技術ロードマップ専門委員会が参加してきました。
しかし、ITRS委員会は2016年に活動終了。2023年、同委員会に代わる米半導体業界の研究組織SRC（Semiconductor Research Corporation）が新たにMAPT（Microelectronics and Advanced Packaging Technologies）ロードマップを公表。今後の半導体産業に関する技術課題の優先順位を整理しています。
日本でも技術研究組合最先端半導体技術センター（LSTC）を中心に技術ロードマップを作成する動きがあります。今年は日本版とりわけ後工程技術ロードマップが作成されるという情報も聞きます。経産省が主導するのか、新設企業ラピダスが関わるのか、研究機関や大学が先導するのか。その動向に注目しています。
当面、後工程の進化を主導するのはファウンドリー（製造受託）大手3社です。そうした中で、サムスンは日本に先端パッケージ研究開発拠点を開設。TSMCも茨城県つくば市にパッケージングの研究開発拠点を設立。米インテルを含めた大手3社が重視している技術は、はんだに代わる接合技術「ハイブリッドボンディング」と半導体を部品として実装できるようにする「パッケージ基板」です。
昨年、後工程関連企業に関する重要な再編が2つありました。ひとつは昭和電工と昭和電工マテリアルズ（旧日立化成）合併によるレゾナック誕生。同社は後工程向け材料で売上高世界1位を誇ります。
もうひとつは、政府系ファンド産業革新投資機構（JIC）による新光電気工業買収。同社は後工程パッケージ基板で大きなシェアを占めます。買収には大日本印刷や三井化学も参加し、国内半導体産業の競争力強化、重要技術の国外流出防止、サプライチェーン維持等を企図した動きです。
日本国内には後工程や製造装置の技術力が高い企業があり、今年はさらに買収合併等による業界再編が進む可能性があります。
企業や大学の連携も注目されます。上述のレゾナックが中心となって大学と連携した次世代半導体の研究開発プロジェクトが立ち上がっているほか、阪大、東北大、東工大等が「チップレット集積プラットフォーム・コンソーシアム」等を設立しています。
2024年も3分の1が過ぎました。残り8ヶ月間も半導体産業から目が離せません。（了）